module dff_rst (q, d, clk, rst, wr_en);

    output      q;
    input       d,clk,rst,wr_en;

    wire d0 = (wr_en) ? d : q;
    dff dff0(.q(q), .d(d0), .clk(clk), .rst(rst));

endmodule
